01
统一中间表示
在多种量子语言、优化流程和硬件后端之间建立稳定的转换层。
了解更多01
平台能力
一套工具链，
贯穿量子程序生命周期
用清晰统一的接口完成电路构建、优化、映射与执行，同时保留对底层硬件特性的精确控制。
02
智能电路优化
通过门合并、对易分析和拓扑重排，降低电路深度与执行误差。
了解更多03
硬件感知映射
结合芯片连接关系、门保真度与校准数据，为每次任务选择更优路径。
了解更多系统架构 / 02
从线路设计到
量子设备控制
以 Rust 原生编译核心连接量子线路设计、综合、优化、映射与脉冲生成，并通过求解器、模拟器和研究模块持续扩展底层能力。
Rust Native 高性能编译核心
Hybrid Deploy 本地、集群与云端
Accelerated GPU / FPGA 加速
QUANTUM EDA SYSTEM MAP
01 / PRODUCT
产品与交付
统一界面连接不同规模的运行环境
产品层 / 前端
面向工程流程的统一入口
承载线路设计、编译配置、任务运行、结果对比和性能诊断，让底层能力形成可操作的 EDA 工作流。
产品层 / 核心
Rust 原生执行底座
以 Rust 重写计算与搜索热点，在内存安全、并发能力和跨平台部署之间取得稳定平衡。
LOCAL 本地单机 / 开源
CLUSTER 分布式 / 有限开源
QCaaS 云服务 / 托管交付
02 / COMPILER
核心编译主链
从数学描述逐级下降到设备可执行信号
编译主链 / 01
从酉矩阵到基础门集
针对一般矩阵、特殊结构线路和泡利串选择综合策略，生成满足目标门集约束的等价线路。
编译主链 / 02
适配真实硬件拓扑
根据量子比特连接、门集和通信约束，完成单芯片或异构分布式环境中的逻辑到物理映射。
编译主链 / 03
生成设备控制脉冲
将门级操作继续下沉为控制系统可执行的脉冲序列，并针对保真度、时长和串扰进行优化。
03 / CAPABILITIES
横向能力
贯穿编译过程的优化与应用线路设计
横向能力 / 优化
识别并重写等价子线路
扫描可优化结构，通过模板匹配和局部重综合减少门数、线路深度和硬件执行误差。
横向能力 / 设计
从应用问题生成线路
面向量子纠错和量子模拟等场景，提供结构化线路模板、生成器和领域级设计接口。
04 / FOUNDATION
基础引擎
为上层算法提供搜索、验证和仿真能力
基础引擎 / 求解
形式化约束与精确求解
将综合、映射和等价性问题编码为约束，借助 SAT/SMT 求解器获取可证明的合法结果。
核心编译流程
横向支撑能力
论文级研究模块
应用教程 / 03
从五行代码开始
熟悉的 Python 接口、模块化的优化器设计，以及面向多种后端的统一执行体验。
# 构建 Bell 态并编译到目标设备
from quatumquill import Circuit, compile
circuit = Circuit(2)
circuit.h(0).cx(0, 1)
result = compile(
circuit,
target="superconducting-5q",
optimization_level=3
)
print(result.depth) # 2
编译完成
深度 2
双量子位门 1
预计保真度 99.2%
学习资源
找到你的起点
加入我们 / 04
一起定义量子编译的下一步
提出问题、完善文档、贡献代码，或将新的量子硬件接入开放工具链。每一种参与，都让研究走向可用的工具。
认识贡献者
展示样例 · 以下为虚拟人物与占位头像
-
林知远
@lin-zy
-
苏沐
@su-mu
-
叶清和
@ye-qh
-
陈星禾
@chen-xh
-
江序
@jiang-xu
-
陆景川
@lu-jc
-
周予安
@zhou-ya
-
许言
@xu-yan
-
沈若宁
@shen-rn